(19)日本国特許庁(JP)

(12) **公 開 特 許 公 報** (A) (11)特許出願公開番号

特開平5-30065

(43)公開日 平成5年(1993)2月5日

(51)Int.Cl.⁵

識別記号

FΙ

技術表示箇所

H 0 4 J 3/06 H04L 7/08 A 8843-5K

庁内整理番号

A 8949-5K

審査請求 未請求 請求項の数5(全23頁)

(21)出願番号

特顧平3-182543

(71)出顧人 000005223

富士通株式会社

(22)出願日

平成3年(1991)7月23日

神奈川県川崎市中原区上小田中1015番地

(72)発明者 佐藤 純一

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 井桁 貞一


(54) 【発明の名称 】 混成多重同期方式

(57)【要約】

【目的】 異なるフレームパターン、異なるフレーム長 の網から、異なった位相で受信したデータの同期取りを 可能にする。

【構成】 予め、フレームパターン種記憶部22とフレ -ム長記憶部25にそれぞれ各タイムスロットTS1~ TSNに割り当てるデータのフレームパターンの種類及 びフレーム長を記憶しておく。各フレームパターンに対 応する多重同期処理部21a~21nは、フレームビッ トが入力される毎に多重同期処理を行い、自分に指定さ れたフレームパターンを検出すると同期位相検出信号を 出力する。選択部23は現タイムスロットにおけるフレ ームパターンの種別に応じた多重同期処理部からの同期 位相検出信号を選択して位相同期化部24に入力する。 位相同期化部24は同期位相検出信号により該タイムス ロットのデータを、そのフレーム長を考慮してフレーム アライナーRAM27上で並び替え、各データの位相を 同一にして出力する。

本発明の原理説明図



06/11/2004, EAST Version: 1.4.1

【特許請求の範囲】

【請求項1】 異なる位相で入力される所定フレームパ ターンを有する複数のデータを所定内部タイムスロット に割り当て、内部タイムスロット毎に、該タイムスロッ トに割り当てたデータのフレームパターンが検出された 時、同期位相検出信号を出力する多重同期処理部と、該 同期位相検出信号に基づいて各タイムスロットのデータ をメモリ(フレームアライナー)上で並び変え、各デー 夕の位相を同一にする位相同期化部を備えた通信装置の 混成多重同期方式において、

異なるフレームパターン、異なるフレーム長を有する複 数のデータを処理する場合、各所定内部タイムスロット に割り当てるデータのフレームパターンの種類と該デー タのフレーム長を予め記憶しておき、

異なるフレームパターンのそれぞれに対応して多重同期 処理部を設け、多重同期処理部はフレームビットが入力 される毎に多重同期処理を行い、

現タイムスロットにおけるフレームパターンの種類に応 じた多重同期処理部から出力される同期位相検出信号を 選択して位相同期化部に入力し、

位相同期化部は該同期位相検出信号に基づいて現タイム スロットにおけるデータをフレーム長を考慮してメモリ (フレームアライナー)上で並び変え、各タイムスロッ トのデータの位相を同一にすることを特徴とする混成多 重同期方式。

【請求項2】 前記1つの多重同期処理部は、フレーム 長をfとすれば、タイムスロット毎に最新の(f-1) 個のフレームビットを記憶する記憶部と、所定タイムス ロットにおいて新たに発生したフレームビットと該タイ ムスロットにおける前記最新の(f-1)個のフレーム 30 ビットを合成して f ビットのフレームパターンを出力す る合成部と、合成フレームパターンと予め設定されてい るフレームパターンを比較する比較部と、最新の(f-1)個のフレームビットを記憶部に格納する格納部を備 え、他の多重同期処理部は比較部のみを備え、記憶部、 合成部、格納部は前記1つの多重同期処理部に設けたも のを共用することを特徴とする請求項1記載の混成多重 同期方式。

【請求項3】 前記メモリ(フレームアライナー)は、 1、第2、···第mのm個の記憶域を備え、

位相同期化部は、所定タイムスロットに割り当てたフレ -ム長mのデータを同期位相検出信号の発生により、該 タイムスロットに応じた第1記憶域に記憶し、以後同期 位相検出信号が発生する迄、該タイムスロットのフレー ム長mのデータを第2、第3、···第m記憶域に順次 記憶し、同期位相検出信号の発生により再び第1記憶域 から記憶し、

所定タイムスロットのフレーム長がk(m/kは整数) のデータは同期位相検出信号の発生により、該タイムス 50 Kの速度を有することになる。

ロットに応じた第1記憶域に記憶し、以後フレーム長k のデータを該タイムスロットの第2、第3、···第k 記憶域に順次記憶し、次の同期位相検出信号の発生によ り、該タイムスロットに応じた第(k+1)記憶域に記憶 し、以後該タイムスロットのデータを順次第(k+2)、第 (k+3)、・・・第2・k記憶域に順次記憶し、同様にして第 m記憶域まで記憶し、次の同期位相検出信号の発生によ

り再び第1記憶域から記憶することを特徴とする請求項

【請求項4】 位相同期化部は、各タイムスロット毎に 10 メモリ (フレームアライナー) へのデータ格納アドレス を更新・出力するアドレス発生部を備え、

1 又は請求項2記載の混成多重同期方式。

アドレス発生部から出力される現タイムスロットのアド レスが指示するメモリ(フレームアライナー)の記憶域 へ現タイムスロットのデータを書き込み、

タイムスロット毎に第m記憶域までデータを書き込んだ 時、次の同期位相検出信号の発生によりアドレス発生部 は該タイムスロットのアドレスをクリアすることを特徴 とする請求項3記載の混成多重同期方式。

【請求項5】 タイムスロットに割り当てるデータのフ レーム長をkとする時、m/k (=整数)を該タイムス ロットに対応させて記憶しておき、

該タイムスロットに対してm/k個の同期位相検出信号 が発生したか監視し、m/k個の同期位相検出信号の発 生により、前記アドレス発生部は該当タイムスロットの アドレスをクリアすることを特徴とする請求項4記載の 混成多重同期方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は混成多重同期方式に係わ り、特に異なるフレームパターン、異なるフレーム長を 有する通信網への接続を自由に行える混成多重同期方式 に関する。データ通信機器は、複数の各種ノード(デー 夕通信機器)から時分割多重通信線路を介して到来する 多数のフレームデータを取り込んで処理するが、各フレ ムデータは異なる位相で到来する。このため、データ 通信機器では、所定の処理を実行する前に、同期処理を しなければならない。

【0002】 [従来の技術] 多重同期処理のためには、 最大フレーム長をmとすると、各タイムスロット毎に第 40 図12に示すように多重同期処理部11とフレームアラ イナRAM12よりなる多重同期処理装置が知られてい る。この多重同期処理装置においては、図13に示すよ うに1フレーム周期TをN個 (例えば64個) のタイム スロットTS1~TS64に区分し、各タイムスロット に64チャンネルのフレームデータを割り当てる。各デ ータは8ビットで構成され、第1ビットは同期ビット (フレームビット)、第8ビットは状態ビット(有効/ 無効を示す)、残りがデータである。1フレームを8K 周期とした場合、フレームデータ(パラレル)は512

3

【0003】同期がとれた理想的な場合には、図14に示すように(フレーム長は20とする)、第1フレーム FP1におけるタイムスロットTS1~TS64のデータのフレームビットは全てS1、第2フレームFP2におけるタイムスロットTS1~TS64のデータのフレームビットは全てS2、第3フレームFP3のタイムスロットTS1~TS64のデータのフレームビットは全てS3、・・・、第20フレームFP20のタイムスロットTS1~TS64のフレームビットは全てS20データある。尚、図15に示すように20個のフレーム 10 ビット

S1, S2, S3, ··, S20

の並びによりサブレートフレーム(20フレームに相当)に同期した20ビットの同期パターン(フレームパターンという)が構成される。これは、図12におけるFAOUTの同期がとれた状態に相当する。

【0004】さて、多重同期処理部11(図12)は異なる位相で入力される20フレーム分のデータ(64タイムスロット×20個のデータ)をタイムスロットTS毎にフレームビット順に並び替えてフレームアライナーRAMに記憶させるようになっている。例えば、図16(a)に示すように、フレームFP1~FP20における64タイムスロットのデータがそれぞれ異なった位相で入力されると同期処理により、該データを図16(b)に示すようにフレームアライナーRAM12上に並べ、最終的に図14に示すように並び替えてフレームアライナーRAM12に記憶させる。これにより同期処理が為され、同期データはフレームアライナーRAM12から、順次第1フレームより64タイムスロットデータづつ出力するようしている。

【0005】すなわち、フレムアライナーRAM12は、図16(b)に示すように、横軸に1~64タイムスロット、縦軸に20(フレームビット数)のアドレス空間を有し、多重同期処理部11は入力された各タイムスロットにおけるデータのフレームビット位置を識別し、フレームアライナーRAM12における該当タイムスロットの該当フレームビット位置に格納し、しかる後第1フレームビットS1に対応する1~64のタイムスロットデータ、第2フレームビットS2に対応する1~64のタイムスロットデータ、第3フレームビットS3 に対応する1~64のタイムスロットデータ、第3フレームビットS3 順に出力する。

【0006】図17は同期処理の全体のタイムチャート 概要であり、フレーム同期クロック(512K)と、各 TSに対応するフレームデータと、フレームアライナー RAMへのデータ入力タイミングFAINと、フレーム アライナーRAMからのデータ説出タイミングFAOU Tが示されている。多重同期処理部11はフレーム同期 クロックにおける前半の1/2周期でフレームデータを 取り3人で同期処理1ファレームアライナーRAM12

に入力し、後半の1/2周期で同期化されたフレームデータをフレームアライナーRAM12から読み出して出

力する。

【0007】図18は単一フレームパターン網(例としてX.50網)におけるシステムの全体図であり、1~3はX.50網、4は多重通信装置、PT1~PT3は時分割多重通信線路である。又、多重通信装置4において、4a~4cはインタフェース網、4dは内部バス、4eは多重同期処理装置(図12参照)である。

(0008】各X.50網1~3から線路PT1~PT 3を介して、図示するように1フレーム当りNチャンネル(ch1~chN)の時分割データTSD1~TSD 3が多重通信装置4に入力される。なお、各時分割データTSD1~TSD3における数字1~20はそれぞれフレームビット

S1, S2, S3, ··, S20

の位置を示している。ここで、注目すべきは、各フレームの同一チャンネル(タイムスロット)に着目すると、フレームビットは必ず到来順に・・ \rightarrow S $1 \rightarrow$ S $2 \rightarrow$ S $2 \rightarrow$ · · · \rightarrow S $2 \cap$ S $1 \rightarrow$ S $2 \rightarrow$ · · · の並びになっていることである。

【0009】多重通信装置4において、線路PT1のch2、線路PT2のch1、線路PT3のch1、・・・のデータを取り込み、多重同期処理を行って出力するものとすると、各インタフェース4a~4cから順次データが取り出され、図19に示すように並べられて多重同期処理装置4eに入力され、タイムスロットTS1、TS2、TS3、・・・に割り当てられたデータのフレームパターンは

30 S19, S20, S1 , · · · S1 , S2 , S3 , · · · S7 , S8 , S9 , · · ·

と位相が異なっている。そこで、多重同期処理装置4 e は図12~図17で説明した方法で各タイムスロットに 割り当てられたデータのフレームパターンの位相を合わせる。

[0010]

【発明が解決しようとする課題】以上のように、従来の 多重同期方式によれば、同一フレームパターン及び同一 フレーム長を有する同一網(例えばX.50網)から受 信したデータであれば、データの位相が異なっていても 同期処理して位相を合わせることができる。

【0011】しかし、従来の多重同期方式では、異なるフレームパターン、異なるフレーム長を有する網(多種網)から異なった位相でデータを受信する場合にはその位相合わせができない。

Tが示されている。多重同期処理部11はフレーム同期 【0012】このため、他網特有のフレームパターン、クロックにおける前半の1/2周期でフレームデータを フレーム長に対応した多重同期処理部を新たに、別に用取り込んで同期処理してフレームアライナーRAM12 50 意して対応する必要があり、ハードウェア規模が大きく

なり、しかもフレキシブルなネットワークの構成ができ ない問題があった。

【0013】以上から本発明の目的は、異なるフレーム パターン、異なるフレーム長の網から異なった位相で受 信したデータの同期取りが可能であり、しかもフレキシ ブルなネットワークの構成ができる多重同期方式を提供 することである。

[0014]

【課題を解決するための手段】図1は本発明の原理説明 図である。21a~21nは異なるフレームパターン (第1~第nパターン)のそれぞれに対応して設けら れ、フレームビットが入力される毎に多重同期処理を行 う第1~第nの多重同期処理部、22は各タイムスロッ トTS1~TSN (例えばTS1~TS64) に割り当 てるデータのフレームパターンの種類を記憶するフレー ムパターン種記憶部、23は現タイムスロットにおける フレームパターンの種別に応じた多重同期処理部からの 同期位相検出信号SPD1~SPDnを選択する選択 部、24は各タイムスロットのデータをそのフレーム長 を考慮してメモリ(フレームアライナー)上で並び替え 20 て位相合わせする位相同期化部である。また、位相同期 化部24において、25はタイムスロットTS1~TS N (例えばTS1~TS64) に割り当てるデータのフ レーム長を記憶するフレーム長記憶部、26は各タイム スロットにおける同期位相検出信号SPDの発生によ り、該タイムスロットのデータを、そのフレーム長を考 慮してメモリ (フレームアライナー) 上で並び替えるた めのアドレスを発生するメモリアドレス(フレームアラ イナーアドレス)制御部、27は最大フレーム長をm 記憶域を備え、タイムスロット毎にメモリアドレス(フ レームアライナーアドレス)制御部26より出力される アドレスが指定する記憶域にデータを格納するフレーム アライナーRAMである。

[0015]

【作用】異なる位相で入力される各種異なるフレームパ ターン、フレーム長のNチャンネルのデータをそれぞれ N個のタイムスロットに割り当て、しかる後多重同期処 理を行なうものとし、予め、フレームパターン種記憶部 22に各タイムスロットTS1~TSNに割り当てるデ 40 ータのフレームパターンの種類を記憶し、フレーム長記 憶部25に各タイムスロットTS1~TSNに割り当て るデータのフレーム長を記憶しておく。異なるフレーム パターン (第1~第nフレームパターン) のそれぞれに 対応して設けられた多重同期処理部21a~21nは、 データの先頭ビットであるフレームビットが入力される 毎に多重同期処理を行い、自分に指定されたフレームパ ターンが検出されると同期位相検出信号SPD1~SP Dnを出力する。選択部23は現タイムスロットにおけ るフレームパターンの種別に応じた多重同期処理部21 50 の位相を合わせて出力できる。

a~21nからの同期位相検出信号SPD1~SPDn を選択して位相同期化部24に入力する。位相同期化部 24は各タイムスロットにおける同期位相検出信号SP Dの発生により該タイムスロットのデータを、そのフレ -ム長を考慮して並び替え、フレームライナーRAM2 7に各タイムスロット毎にフレームビット順に記憶し、

各データの位相を同一にしてフレームアライナーRAM 27から出力する。

【0016】このように、各種網における異なったフレ 10 -ムパターン毎に多重同期処理部を設け、それぞれにお いて自分に指定されたフレームパターンを検出した時、 同期位相検出信号を発生し、各タイムスロットにおける 同期位相検出信号の発生により、該タイムスロットのデ ータをそのフレーム長を考慮してメモリ(フレームライ ナー)上で並び替え、各データの位相を同一にして出力 するようにしたから、異なったフレームパターン、異な ったフレーム長の網が混在し、各網から位相の異なった データを受信しても同期取りが可能であり、フレキシブ ルなネットワークの構成ができる。

【0017】又、第1の多重同期処理部21aを、タイ ムスロット毎に最新の(f-1)個のフレームビットを 記憶する記憶部と、所定タイムスロットにおいて新たに 発生したフレームビットと該タイムスロットにおける前 記最新の(f-1)個のフレームビットを合成してfビ ットのフレームパターンを出力する合成部と、合成フレ -ムパターンと予め設定されている f ビットとのフレー ムパターンを比較する比較部と、最新の(f -1)個の フレームビットを記憶部に格納する格納部で構成し、他 の多重同期処理部21b~21nには比較部のみを設 (例えば20)とすると、各タイムスロット毎にm個の 30 け、記憶部、合成部、格納部は第1の多重同期処理部に 設けたものを共用するようにすれば、多重同期処理部の ハードウェア規模を小さく安価にすることができる。 【0018】更に、最大フレーム長をm(例えば20) とすると、フレームアライナーRAM27に各タイムス ロット毎にm個の記憶域を設け、フレーム長m(=2 の)のデータ(X.50網、DDS20網、独自網等) は同期位相検出信号の発生により、該データに割り当て たタイムスロットに応じた第1記憶域から順次第m記憶 域に記憶し、同期位相検出信号の発生により再び第1記 憶域から記憶するようにし、フレーム長がk(=10又 は5)のデータ (DDS10網, DDS5網)は同期位 相検出信号の発生により、該データに割り当てたタイム スロットに応じた第1記憶域より順次第k記憶域に記憶 し、次の同期位相検出信号の発生により、該データに割 り当てたタイムスロットに応じた第(k+1)記憶域から順 次第2·k記憶域に記憶し、同様にして第m記憶域まで記 憶し、次の同期位相検出信号の発生により再び第1記憶 域から記憶するようにすれば、フレームアライナーRA M27に効率よくデータを並び替えて記憶し、各データ

【0019】又、タイムスロット毎にフレームアライナ - RAM27へのデータ格納アドレスを更新・出力する メモリアドレス(フレームアライナーアドレス)発生制 御部26を設け、該メモリアドレス発生制御部から出力 される所定タイムスロットのアドレスが指示する記憶域 へ該タイムスロットのデータを書き込み、第m記憶域ま でデータを書き込んだ時、次の同期位相検出信号の発生 により該タイムスロットのアドレスをクリアするように する。このようにすれば、メモリアドレス発生制御を全 タイムスロット共通に1つの回路で行うことができ、ハ 10 る。 ードウェア規模を小さく、かつ安価にすることができ
 る。

【0020】更に、各タイムスロットに割り当てるデー タのフレーム長をkiとする時、m/ki(=整数)を該 タイムスロットに対応させフレーム長記憶部25に記憶 しておき、該タイムスロットに対してm/ki個の同期 位相検出信号が発生したか監視し、m/ki個の同期位 相検出信号の発生により、アドレス発生部により該当タ イムスロットのアドレスをクリアするようにする。この ようにすれば、アドレスクリア制御を全タイムスロット 20 共通に行うことができ、ハードウェア規模を小さくで き、しかもフレーム長が異なっても簡単にフレームアラ イナーRAMに効率よくデータを並び替えができる。 [0021]

【実施例】通信システムの構成

図2は本発明に係わる混成多重同期処理を行う多重通信 装置の位置付けを説明する通信システムの構成図であ り、5はフレーム長が20のX.50網(主に国内で使 用)、6はDDS網(主に米国、北米で使用)であり、 6aはフレーム長が20のDDS20網、6bはフレー ム長が10のDDS10網、6cはフレーム長が5のD DS5網、7は独自フレームパターンを有する独自網 (特殊網)、8は多重通信装置、PT1~PT5は時分 割多重通信線路である。

【0022】多重通信装置8において、8a~8eは各 網のインタフェース、8fは内部バス、8gは各種網か ら異なる位相で入力される異なるフレームパターン、異 なるフレーム長のデータの位相を合わせ、多重化して出 力する多重同期処理装置である。

【0023】多重同期処理装置8は、X.50網、DD 40 S20網、DDS10網、DDS5網、独自網5~7よ り線路PT1~PT5を介して、1フレーム当りNチャ ンネルの時分割データTSD1~TSD5が入力される。 と、各線路の所定チャンネルのデータを取り込み、後述 する多重同期処理を行って出力する

【0024】多重同期処理装置

図3は本発明の多重同期処理装置の全体の概略構成図で あり、図1と同一部分には同一符号を付している。図 中、21a~21nは異なるフレームパターン(第1~

8

ムビットが入力される毎に多重同期処理を行う第1~第 nの多重同期処理部、22は各タイムスロットTS1~ TSN (例えばTS1~TS64) に割り当てるデータ のフレームパターンの種類を記憶するフレームパターン 種記憶部、23は現タイムスロットにおけるフレームパ ターンの種別に応じた多重同期処理部からの同期位相検 出信号SPD1~SPDnを選択する選択部、24は各 タイムスロットのデータをそのフレーム長を考慮してメ モリ上で並び替えて位相合わせする位相同期化部であ

【0025】第1、第2、第3、···第n多重同期処 理部21a~21nのそれぞれには、予めハード的手法 又はソフト的手法等により異なるフレームパターン(第 1~第nフレームパターン)が設定されている。例え ば、第1フレームパターンとして20ビットのX.50 網フレームパターンが設定され、第2フレームパターン として20ビットのDDS20網フレームパターンが、 第3フレームパターンとして10ビットのDDS10網 フレームパターンが、第4フレームパターンとして5ビ ットのDDS5網フレームパターン、・・・、第nフレ -ムパターンとして20ビットの独自網(特殊網)フレ -ムパターンが設定される。

【0026】フレームパターン種記憶部

フレームパターン種記憶部22には、各タイムスロット TS1~TSN (例えばTS1~TS64) に割り当て るデータのフレームパターンの種類が記憶される。異な ったフレームパターン、異なったフレーム長を有する複 数の網からの複数のデータを内部タイムスロットTS1 ~TSNに割り当てる場合、予めどのタイムスロットT S1~TSNにどの網(どのフレームパターン)のデー タを割り当てるかが決まっている。従って、この決まり (タイムスロットTS1~TSNに割り当てるデータの フレームパターンの種類)を予めフレームパターン種記 憶部23に記憶する。例えば、(1) 第1タイムスロット TS1にX. 50網のデータが割り当てられ、(2) 第2 タイムスロットTS2にDDS20網のデータが割り当 てられ、(3) 第3タイムスロットTS3にDDS10網 のデータが割り当てられ、(4) 第4タイムスロットTS 4にDDS5網のデータが割り当てられ、(5) 第5タイ ムスロットTS5に特殊網のデータが割り当てられ、・ ・・・・以下同様に各タイムスロットに所定の網のデ ータが割り当てられるものとすると、フレームパターン 種記憶部22のアドレスA01~A64(内部タイムス ロットTS1~TS64に対応)に図3に示すように (1) アドレスA01には第1フレームパターン(X.5 0網フレームパターン)を特定するデータが記憶され、 (2) アドレスAO2には第2フレームパターン(XDD S20網フレームパターン)を特定するデータが記憶さ れ、(3) アドレスA03には第3フレームパターン(X 第nパターン)のそれぞれに対応して設けられ、フレー 50 DDS10網フレームパターン)を特定するデータが記 憶され、(4) アドレスAO4には第4フレームパターン (XDDS5網フレームパターン)を特定するデータが 記憶され、(5) アドレスAO5には第nフレームパター ン (独自網フレームパターン)を特定するデータが記憶 され、・・・・・以下同様に各アドレスにフレームパ ターンを特定するデータ(フレームパターン種)が記憶 される。

【0027】異なるフレームパターンのそれぞれに対応 して設けられた第1~第n多重同期処理部21a~21 nは、現タイムスロットにおけるフレームビット (デー 10 タの先頭ビット)が入力される毎に多重同期処理を行 い、自分に指定されたフレームパターンが検出されると 同期位相検出信号SPD1~SPDnを出力する。

【0028】選択部23は現タイムスロットにおけるフ レームパターンの種別をフレームパターン種記憶部22 から入力され、該フレームパターン種に応じた多重同期 処理部21a~21nからの同期位相検出信号SPD1 ~SPDnを選択して位相同期化部24に入力する。

【0029】位相同期化部24は現タイムスロットにお ける同期位相検出信号SPDの発生により該タイムスロ 20 ットのデータを、そのフレーム長を考慮して内蔵のフレ -ムアライナーRAM27上に並び替え、これにより各 タイムスロット毎にデータをフレームビット順にフレー ムアライナーRAMに記憶してデータの位相を合わせて 出力する。

【0030】多重同期処理部の構成

図4は各多重同期処理部の具体的な構成図であり、第1 の多重同期処理部21aは比較器31とフリップフロッ プ部32とフレームBit格納RAM33とトライステ ートバッファー34で構成され、第2~第nの多重同期 30 処理部21b~21nは比較器41、51、61、71 を備え、フリップフロップ部とフレームBit格納RA Mとトライステートバッファーは第1の多重同期処理部 21aのフリップフロップ部32とフレームBit格納 RAM33とトライステートバッファー34を共用して いる。

【0031】第1の多重同期処理部21aのみを書き出 すと図5に示すようになる。フレームBit格納RAM 33には、タイムスロット (TS1~TS64) 毎に記 憶領域 (アドレスAO1~A64) が設けられ、所定タ 40 イムスロット時に到来したフレームビットFBを該当ア ドレスに記憶内容を1ビットシフトしながら最新の19 ビット分(全フレームパターンビット数-1ビット)記 憶するようになっている。なお、フレームBit格納R AM33の各アドレスの記憶内容を「フレームビット並 び」という。

【0032】フリップフロップ32は現タイムスロット における「フレームビット並び」をフレームBit格納 RAM33の該当アドレスから読み取って一時的に記憶 する。比較器31は、所定タイムスロットTSi時に線 50 【0038】再び、1フレーム期間が経過して次のタイ

10

Lより入力されるフレームビットFBを第1ビットと し、又、フリップフロップ32に記憶されているタイム スロットTSiの「フレームビット並び」の19ビット 分を第2~第20ビットとするパターンPTNと、予め 設定されているX.50網フレームパターン(第1フレ -ムパターン)とを比較し、一致すれば同期位相検出信 号SPD1を発生する。

【0033】トライステートバッファー34は比較完了 後、20ビットのパターンPTNの第1ビットを第2ビ ット、第2ビットを第3ビット、・・・、第19ビット を第20ビットとして、すなわちパターンPTNを1ビ ットシフトしてタイムスロットTSiに応じたフレーム Bit格納RAM33のアドレスAiに格納する。 【0034】さて、同一タイムスロットに着目すると、 フレームビットは必ず到来順に・・・・S20→S1→

S 2→S 3→··→S 2 0→S 1→S 2→···の並び になっている。従って、第1の多重同期処理部21aを 図5のように構成すると、20フレーム毎にパターンP TNと第1のフレームパターン (S1→S2→S3→・ ・→S20)が一致して同期位相検出信号SPD1が出 力される。

【0035】同期位相検出の動作

図6は説明しやすいように、第1フレームパターンが 「S4, S3, S2, S1」の4ビットであると仮定し た場合の同期位相検出処理の説明図であり、第1タイム スロットTS1の場合である。初期時、フレームBit 格納RAM33のタイムスロットTS1に応じたアドレ スA01の内容 (フレームビット並び) は、「×,×, × - となっている(×:未定)。

【0036】かかる状態において、タイムスロットTS 1になり、該タイムスロットのデータに付属されたフレ ムビットFB(S1とする)が到来すると、該フレー ムビットFBを第1ビットとし、かつフレームビット並 び「×,×,×」を第2~第4ビットとするパターンP TNと第1フレームパターン「S4, S3, S2, S 1」を比較する。しかし、一致しないから同期位相検出 信号SPD1を出力することなく、パターンPTNを1 ピットシフトしてフレームBit格納RAM33のアド レスA01に格納する(以上図6の(1)参照)。

【0037】1フレーム期間が経過して次のタイムスロ ットTS1になり、フレームビットFB(S2である) が到来すると、該フレームピットFBを第1ビットと し、かつフレームビット並び「S1,×,×」を第2~ 第4ビットとするパターンPTN「S2, S1, X, ×」と第1フレームパターン「S4, S3, S2, S 1」を比較する。しかし、一致しないから同期位相検出 信号SPD 1を出力することなく、パターンPTNを1 ビットシフトしてフレームBit格納RAM33のアド レスA01に格納する(図6の(2))。

ムスロットTS1になり、フレームビットFB (S3で ある)が到来すると、該フレームビットFBを第1ビッ トとし、かつフレームビット並び「S2, S1, X」を 第2~第4ビットとするパターンPTN「S3, S2, $S1, \times$ 」と第1フレームパターン「S4, S3, S2, S1」を比較する。しかし、一致しないから同期位 相検出信号SPD1を出力することなく、パターンPT Nを1ビットシフトしてフレームBit格納RAM33 のアドレスA01に格納する(図6の(3))。

【0039】1フレーム期間が経過して次のタイムスロ 10 ットTS1になり、フレームビットFB(S4である) が到来すると、該フレームビットFBを第1ビットと し、かつフレームビット並び「S3, S2, S1」を第 2~第4ビットとするパターンPTN「S4, S3, S 2, S1」と第1フレームパターン「S4, S3, S 2, S1」を比較する。この場合は、一致するから同期 位相検出信号SPD1を出力すると共に、パターンPT Nを1ビットシフトしてフレームBit格納RAM33 のアドレスA01に格納する(図6の(4))。

【0040】以後、4フレーム毎に一致が取れて同期位 20 相検出信号SPD 1 が出力され、後段の位相同期化部2 4でデータの位相同期化が行なわれる。尚、実際のX. 50はフレームパターンが20ビットであるため、20 フレーム毎に一致が取れる。又、以上は第1フレームバ ターン (X, 50網) の同期位相検出の場合であるが、 第2フレームパターン(DDS20網)、第3フレーム パターン (DDS10網)、第4フレームパターン (D DS5網)・・・第nフレームパターン(特殊網)の同 期位相検出も、フリップフロップ32、フレームBit して、第1フレームパターンの同期位相と並行して同様 に行なうことができる。ただ、フレーム長が10のDD S10網の場合、第3フレームパターンは10ビットで あるため、比較部51は先頭の10ビットについてのみ 比較動作を行い、またフレーム長が5のDDS5網の場 合、第4フレームパターンは5ビットであるため、比較 部61は先頭の5ビットについてのみ比較動作を行う。

【0041】位相同期化部

図7は位相同期化部の構成図である。図中、25はタイ ムスロットTS1~TSN(例えばTS1~TS64) に割り当てるデータのフレーム長情報を該タイ例えばム スロットに応じたアドレスA01~A64に記憶するフ レーム長記憶部である。例えば各種網のうち最大フレー ム長をm、所定タイムスロットTSiに割り当てられた 網のフレーム長をkiとすれば、該タイムスロットに応 じたフレーム長記憶部25のアドレスにm/ki(整 数)がフレーム長を表す情報(小さいほどフレーム長は 大)として記憶される。従って、最大フレーム長m=2 Oとし、(1) 第1タイムスロットTS1にX.50網 $(k_i = 20)$ のデータが、(2) 第2タイムスロットT

12

S2にDDS20網(ki=20)のデータが、(3) 第 3タイムスロットTS3にDDS10網(ki=10) のデータが、(4) 第4タイムスロットTS4にDDS5 網(ki=5)のデータが、(5)第5タイムスロットT S5に特殊網(ki=20)のデータが、以下同様に各 タイムスロットに所定の網のデータが割り当てられるも のとすると、フレーム長記憶部25のアドレスA01~ A64に図7に示すように1,1,2,4,1,··· が予めソフト等の手段によって記憶される。

【0042】尚、m/kiはmフレームの間に、該当タ イムスロットで発生する同期位相検出信号の回数であ る。従って、以後フレーム長記憶部25に記憶されてい る情報m/kiを同期位相検出回数という。

【0043】26はメモリアドレス制御部であり、各タ イムスロットにおける同期位相検出信号SPD1〜SP Dnの発生に基づいて該タイムスロットのデータをフレ - ム長を考慮してメモリ上で並び替えるためのアドレス を発生する。

【0044】27はフレームアライナーRAMであり、 最大フレーム長をm(例えば20)とすると、各タイム スロットTS1~TSN(N=64)毎にm(=20) 個の記憶域、総計m・N個の記憶域を備えている。すな わち、横軸に1~64タイムスロット(TS1~TS6 4)、縦軸に20(最大フレーム長分)のアドレス空間 を有し、各タイムスロット毎にメモリアドレス制御部2 6より出力されるアドレスが指定する記憶域にデータを 順次格納する。尚、メモリアドレス制御部26からのア ドレスはフレームアライナーRAM27の縦方向アドレ ス (サブレートアドレス) SAを指し、タイムスロット 格納RAM33、トライステートバファア34を共通に 30 アドレスが横方向アドレスを指し、その交差点の記憶域 にデータが格納される。

【0045】メモリアドレス制御部

メモリアドレス制御部26において、26aはタイムス ロット毎に保持されているフレームアライナーRAM2 7のアドレス (サブレートアドレス) を更新して出力 し、該サブレートアドレスSA及びタイムスロットアド レスTSが指示する記憶域にデータを格納するアドレス 発生部、266は各タイムスロットに応じたフレームア ライナーRAM27のサブレートアドレスを記憶するア ドレスRAMであり、タイムスロット(TS1~TS6 4) のそれぞれに対して記憶領域(アドレスA01~A 64)を有している。26 c は各タイムスロットにおけ る同期位相検出信号SPDの発生によりフレーム長を考 慮して該タイムスロットのアドレスの歩進及び零クリア を指示するアドレス歩進・クリア指示部である。

【0046】アドレス発生部の動作

アドレス発生部26aは、インクリメンタ26a-1と、フ リップフロップ26a-2と、バッファ26a-3を有している。 現タイムスロットTSjにおけるサブレートアドレスが 50 アドレスRAM26bから読み出されてフリップフロッ プ26a-2にセットされると、インクリメンタ26a-1は、アドレス歩進・クリア指示部26cから歩進が指示されている場合、フリップフロップ26a-2にセットされているサブレートアドレスを1歩進する。しかる後、該歩進したサブレートアドレスSAをバッファ26a-3を介してアドレスRAM26bの現タイムスロットTSjに応じたアドレスに記憶すると共に、フレームアライナ-RAM27に出力し、データDTを現タイムスロットアドレスとサブレートアドレスが示すフレームアライナーRAM27の記憶域に格納する。

【0047】一方、インクリメンタ26a-1は、アドレス歩進・クリア指示部26cから零クリアが指示されている場合には、フリップフロップ26a-2にセットされているサブレートアドレスを零クリアし、該零クリアしたサブレートアドレス(=0)をバッファ26a-3を介してアドレスRAM26bの現タイムスロットTSjに応じたアドレスに記憶すると共に、フレームアライナーRAM27に出力し、データDTを現タイムスロットアドレスとサブレートアドレス(=0)が示すフレームアライナーRAM27の記憶域に格納する。

【0048】アドレス歩進・クリア指示部の動作 アドレス歩進・クリア指示部26cは、インクリメンタ 26c-1と、フリップフロップ26c-2と、バッファ26c-3 と、各タイムスロットにおける同期位相検出信号の発生 回数(初期値は零)を記憶する同期位相検出信号数記憶 部26c-4と、比較器26c-5を有している。

【0049】現タイムスロットTSjの同期位相検出信号の発生回数Sjは記憶部26c-4より読み出されてフリップフロップ26c-2にセットされる。このタイムスロットにおいて、同期位相検出信号SPDが発生しなければ、インクリメンタ26c-1は発生回数Sjの歩進動作をせず、そのままバッファを介してSjを元のアドレスに格納する。又、比較器26c-5も比較動作をせず、線L1にハイレベルの信号CLST(歩進指示)を出力し、アドレス発生部26aをしてアドレスを歩進させる。

【0050】一方、現タイムスロットにおいて、同期位相検出信号SPDが発生していれば、インクリメンタ26 c-1は発生回数Sjを1カウントアップし、比較部26c-5 に入力する。比較部は現タイムスロットにおける同期位相検出信号SPDの発生回数Sjとフレーム長記憶部25に記憶されている現タイムスロットの同期位相検出回数m/kiが一致するか監視し、一致してなければ、線し1にハイレベルの信号CLST(歩進指示)を出力し、アドレス発生部26aをしてアドレスを歩進させる。又、インクリメンタ26c-1は発生回数Sjをバッファを介して記憶部26c-4の元のアドレスに格納する。

【0051】しかし、同期位相検出信号SPDの発生回数Sjとフレーム長記憶部25に記憶されている現タイムスロットの同期位相検出回数m/kiが一致していれば、線L1にローレベルの信号CLST(努クリア指

14

示)を出力し、アドレス発生部26aをしてアドレスを 零にクリアさせる。又、零クリア指示により、インクリ メンタ26c-1は発生回数Sjを零にクリアしバッファを介 して記憶部26c-4の元のアドレスに格納する。

【0052】メモリアドレス制御部の全体の動作 図8、図9、図10は最大フレーム長m=20とした時のメモリアドレス制御部26の全体の動作を説明するタイムチャートであり、図8はフレーム長20を有する X.50網、DDS20網等におけるアドレス制御を示 し、図9はフレーム長10のDDS10網におけるアドレス制御を示し、図10はフレーム長5のDDS5網におけるアドレス制御を示す。

【0053】(a) フレーム長20の場合

TUD537 (a) フレーム長2000場合
フレーム長が20の場合(図8)、20フレーム毎に同期位相検出信号SPDが発生する。従って、第1フレームにおいて同期位相検出信号発生回数 Sjは1になる。フレーム長20の場合、フレーム長記憶部25に記憶されている同期位相検出回数m/kiは 1であるから一致が取れ、アドレス歩進・クリア指示部 26 cから直ちにローレベルのクリア指示信号CLSTが発生し、発生回数Sjが零にクリアされると共に、アドレス発生部26 aでサブレートアドレスSAが零にクリアされ、該サブレートアドレス(=0)が指示する記憶域に同期ビットS1を有するデータが格納される。【0054】以後、20フレームまで同期位相検出信号 SPDが発生しないからフレーム毎にサブレートアドレスSAは0→1→2→3→・・→19と変化し、順次

30 ータがフレームアライナーRAM27に格納される。 【0055】図11はフレームアライナーRAM27に おけるデータ格納状態説明図であり、フレーム長20の タイムスロットTS1,2,5において、データが順に 記憶されていることが理解される。

同期ビットS2、S3、S4、・・・S20を有するデ

【0056】(b) フレーム長10の場合
フレーム長が10の場合(図9)、10フレーム毎に同期位相検出信号SPDが発生する。従って、第1フレームにおいて同期位相検出信号SPDが発生するものとすると、最初の第1フレームにおいて同期位相検出信号発
40 生回数Sjは2になる(直前まで1であったとする)。フレーム長10の場合、フレーム長記憶部25に記憶されている同期位相検出回数m/kiは2であるから一致が取れ、アドレス歩進・クリア指示部26cからローレベルのクリア指示信号CLSTが直ちに発生し、発生回数Sjが零にクリアされると共に、アドレス発生部26aでサブレートアドレスSAが零にクリアされ、該サブレートアドレス(=0)が指示する記憶域に同期ビットS1を有するデータが格納される。

【0057】以後、10フレームまで同期位相検出信号 50 SPDが発生しないからフレーム毎にサブレートアドレ

スSAは $0 \rightarrow 1 \rightarrow 2 \rightarrow 3 \rightarrow \cdots \rightarrow 9$ と変化し、順次同 期ビットS2, S3, S4, · · · S10を有するデー タがフレームアライナーRAM27に格納される。そし て、次の第1フレームにおいて同期位相検出信号SPD が発生し、発生回数Sjは1になるが、同期位相検出回 数m/kiと一致が取れず、クリア指示信号CLSTは ハイレベルとなり(歩進が指示される)、以後、次の1 0フレームまで同期位相検出信号SPDが発生しないか らフレーム毎にサブレートアドレスSAは10→11→ 1, S2, S3, · · · S10を有するデータがフレー

において、データが順に記憶される。 【0058】(c) フレ-ム長5の場合

フレーム長が5の場合(図10)、5フレーム毎に同期 位相検出信号SPDが発生する。従って、第1フレーム において同期位相検出信号SPDが発生するものとする と、最初の第1フレームにおいて同期位相検出信号発生 回数5jは4になる(直前まで3であったとする)。フ レーム長5の場合、フレーム長記憶部25に記憶されて いる同期位相検出回数m/kiは4であるから一致が取 れ、アドレス歩進・クリア指示部26cからローレベル のクリア指示信号CLSTが直ちに発生し、発生回数S jが零にクリアされると共に、アドレス発生部26aで サブレートアドレスSAが零にクリアされ、該サブレー トアドレス (=0) が指示する記憶域に同期ビットS1 を有するデータが格納される。

ムアライナーRAM27に格納される。すなわち、図1

1に示すようにフレーム長10のタイムスロットTS3

【0059】以後、5フレームまで同期位相検出信号S PDが発生しないからフレーム毎にサブレートアドレス 30 $SAは0\rightarrow1\rightarrow2\rightarrow3\rightarrow4$ と変化し、順次同期ビットS 2, S3, S4, S5を有するデータがフレームアライ ナーRAM27に格納される。そして、次の第1フレー ムにおいて同期位相検出信号SPDが発生し、発生回数 Sjは2になるが、同期位相検出回数m/kiと一致が取 れず、クリア指示信号CLSTはハイレベルとなり(歩 進が指示される)、以後、次の5フレームまで同期位相 検出信号SPDが発生しないからフレーム毎にサブレー トアドレスは5→6→7→8→9と変化し、順次同期ビ ットS1、S2、S3、S4、S5を有するデータがフ レームアライナーRAM27に格納される。以後、同様 に、サブレートアドレスSAは $10\rightarrow11\rightarrow12\rightarrow13$ →····19と変化し、同期ビットS1, S2, S 3, S4, S5を有するデータがフレームアライナーR AM27に格納される。すなわち、図11に示すように フレーム長5のタイムスロットTS4において、データ が順に記憶される。

【〇〇6〇】以上、本発明を実施例により説明したが、 本発明は請求の範囲に記載した本発明の主旨に従い種々 の変形が可能であり、本発明はこれらを排除するもので 50 トのアドレスが指示する記憶域へ該タイムスロットのデ

16

[0061]

はない。

【発明の効果】以上本発明によれば、各種網における異 なったフレームパターン毎に多重同期処理部を設け、そ れぞれにおいて自分に指定されたフレームパターンを検 出した時、同期位相検出信号を発生し、各タイムスロッ トにおける同期位相検出信号の発生により、該タイムス ロットのデータをそのフレーム長を考慮してメモリ上に 並び替え、各データの位相を同一にして出力するように 12→13→・・・→19と変化し、順次同期ビットS 10 したから、異なったフレームパターン、異なったフレー ム長の網が混在して、各網から位相の異なったデータを 受信しても同期取りが可能となり、フレキシブルなネッ トワークの構成ができる。

> 【0062】又、本発明によれば、タイムスロット毎に 最新の(f-1)個のフレームビットを記憶する記憶部 と、所定タイムスロットにおいて新たに発生したフレー **ムビットと該タイムスロットにおける前記最新の(f-**1)個のフレームビットを合成してfビットのフレーム パターンを出力する合成部と、合成フレームパターンと 20 予め設定されている f ビットとのフレームパターンを比 **較する比較部と、シフト操作により、最新の(f-1)** 個のフレームビットを記憶部に格納する格納部で第1の 多重同期処理部を構成し、他の多重同期処理部には比較 部のみを設け、記憶部、合成部、格納部は第1の多重同 期処理部に設けたものを共用するように構成したから、 多重同期処理部のハードウェア規模を小さく、かつ安価 にすることができる。

> 【0063】更に、本発明によれば、最大フレーム長を m (=20)とすると、フレームアライナーRAMに各 タイムスロット毎に20の記憶域を設け、フレーム長2 0のデータ (X. 50網、DDS20網、独自網等)は 同期位相検出信号の発生により、該データに割り当てた タイムスロットに応じた第1記憶域から順次第20記憶 域に記憶し、同期位相検出信号の発生により再び第1記 憶域から記憶するようにし、又フレーム長がk(=10 又は5)のデータ(DDS10網,DDS5網)は同期 位相検出信号の発生により、該データに割り当てたタイ ムスロットに応じた第1記憶域より順次第k記憶域に記 憶し、次の同期位相検出信号の発生により、該データに 割り当てたタイムスロットに応じた第(k+1)記憶域から 40 順次第2·k記憶域に記憶し、同様にして第20記憶域ま で記憶し、次の同期位相検出信号の発生により再び第1 記憶域から記憶するようにしたから、フレーム長が異な ってもフレームアライナーRAM上にデータを並び替え て、各データの位相を合わせて出力できる。

【0064】又、本発明によれば、タイムスロット毎に フレームアライナーRAMへのデータ格納アドレスを更 新・出力するメモリアドレス発生制御部を設け、該メモ リアドレス発生制御部から出力される所定タイムスロッ

る。

17


ータを書き込み、第m記憶域までデータを書き込んだ時、次の同期位相検出信号の発生により該タイムスロットのアドレスをクリアするように構成したから、メモリアドレス発生制御を全タイムスロット共通の回路で行うことができ、ハードウェア規模を小さく安価にすることができる。

【0065】更に、本発明によれば、各タイムスロット 憶の説明に割り当てるデータのフレーム長をkiとする時、m/ はi(=整数)を該タイムスロットに対応させフレーム 長記憶部に記憶しておき、該タイムスロットに対してm 10 である。 / ki個の同期位相検出信号が発生したか監視し、m/ はi個の同期位相検出信号の発生により、アドレス発生 部により該当タイムスロットのアドレスをクリアするように構成したから、アドレスクリア制御を全タイムスロット共通に行うことができ、ハードウェア規模を小さくでき、しかもフレーム長が異なっても簡単にフレームアライナーRAMに効率よくデータを並び替えができる。 【図16 (図17) は (図16) は (図17) に (図17) に

- 【図1】本発明の原理説明図である。
- 【図2】通信システムの構成図である。
- 【図3】多重同期処理装置の全体の概略構成図である。
- 【図4】多重同期処理部の全体構成図である。
- 【図5】1つの多重同期処理部の詳細構成図である。
- 【図6】多重同期処理部の同期検出動作の説明図である。
- 【図7】位相同期化部の構成図である。
- 【図8】フレーム長20におけるタイムチャートであ

【図5】

1つの多重同期処理部の詳細構成団



【図9】フレーム長10におけるタイムチャートであ る。

18

【図10】フレーム長5におけるタイムチャートである

【図11】フレームアライナーRAMにおけるデータ記憶の説明図である。

【図12】従来の多重同期処理部の構成図である。

【図13】フレーム、タイムスロット、データの関係図) である。

【図14】同期が取れている場合のフレームデータ構成 図である。

- 【図15】同期パターン説明図である。
- 【図16】多重同期処理の説明図である。
- 【図17】同期処理の全体のタイムチャートである。
- 【図18】X.50網のシステムの全体図である。
- 【図19】時分割多重データ例である。

【符号の説明】


- 21a~21n·・第1~第nの多重同期処理部
- 20 22・・フレームパターン種記憶部
- 23・・選択部
 - 24 · · 位相同期化部
 - 25・・フレーム長記憶部
 - 26・・メモリアドレス制御部(フレームアライナーア ドレス制御部)
 - 27··フレームアライナーRAM

【図15】


同期パターン説明図




【図1】 本発明の原理説明図




【図2】 通信システムの構成図



【図3】 多重同期処理抵置の全体の概略構成図



【図4】 多重同期処理部の全体構成図



0

0

0

o

717指示 信号 CLST

0

発生回数 SI

同群化相 検出信号 SPD

【図6】 【図9】 フレム長10におけるタイムチャート 多重同期処理部の同期検出動作の説明図 33 データ RAM 到来 ルムビット FB A01 Χ Sı (1) PTN~ SI 0 Χ 33 データ RAM 1ビットシフト F8 10 1 2 Sı A01 : (2) Sz PTN ~ S2 SI X イビットシフト 33 デタ RAM A01 : S2 | S1 | X (3) Sз 33 F-4 RAM Χ PTN ~ S3 S2 Si ノビットソフト ō ₩ AO1 S3 S2 S1

同期位招换出信号:

S4

AO1 :

3 S₃


(4)


S4

PTN ~ S4 S3 S2 S1

06/11/2004, EAST Version: 1.4.1

【図7】
位相同期化部の構成図







【図11】 アライナ-RAMにおけるデータ記憶の説明図

19	20	20	10	5	20		
	19 18	19			19		
	18	19 18	9 8	4 3	18		
	17		7	2	17		i i
	16	17 16 15	7 6	2	16		
	15	15	5	5	15		
	14	14	4	4	14		1
	14 13 12	14 13 12 11	5 4 3 2	5 4 3 2	13 12	ļ	
ı	12	12	2	2	12		
1	11	11		1	11		
ーサプレートアドレス	10	10	10	5 4 3 2	10		i i
Ĺ	9	9	9	4	9		
Ŀ	8	8	8	3	8		i i
Ţ	7	7	8 7 6	2	7 6		
ï	6	6	6	1			
ス	5	5	5	5	5		
	4	4	4	4	4		
2 1	3	3	3	3	3		
1	8 7 6 5 4 3 2	8 7 6 5 4 3 2	5 4 3 2	5 4 3 2	4 3 2 1		i i
0		1 1	1 1	<u> </u>	1 1	L	
	1	2	3	4	5	6	64
1 2 3 4 5 6 · · · · 64 タイムスロットアドレス TS							
	~~	,	<u></u>	~~~	71d2	•	
	X 50	D S 20	D D S 10	D D(S) 5	独自網		
	50	Š	รั	Š	網		
		20	10	5	W-4		


【図12】 従来の多重同期処理部の構成 (N=64.TS+場合)




【図13】
・
フレーム、タイムスロット、データの関係図



【図14】 ・ 同期 が とれている 場合 の フレームデータ 構成 図




【図19】 時分割多重データ例




【図16】

匆重同期処理の説明図



【図17】 同期処理の全体のタイムチャート



【図18】 X. 50 網のシステム 全体図

